SLIDE 09

HIỂU SÂU VÀ PHẢN BIỆN KỸ THUẬT

Dự án Tiny CNN INT8 trên SoC PYNQ-Z2

Giải thích lựa chọn thiết kế • Bằng chứng thực nghiệm • Giới hạn kết luận

Mục tiêu của bài học

– Tự giải thích **vì sao** nhóm chọn kiến trúc Tiny CNN V5 INT8 và ARM + FPGA.


– Đọc được số liệu thực nghiệm mà không nhầm giữa **Validation, Test và Benchmark**.

– Phân biệt một kết quả **đã chứng minh** với một giả thuyết **chưa kiểm chứng**.

– Trả lời ngắn gọn, có lập luận và minh chứng khi quay video hoặc phản biện.

Cách trả lời một câu hỏi kỹ thuật


Một câu trả lời tốt nên có ba phần:



Nguyên tắc: trả lời đúng phạm vi của kết quả. Không đưa các kết luận về chẩn đoán y khoa, tiết kiệm điện hay tối ưu tuyệt đối khi chưa có phép thử tương ứng.

Câu hỏi 1. Mô hình đang phân loại điều gì?

Đây là bài toán **phân loại ảnh MRI não thành bốn nhãn**, không phải bài toán định vị hay khoanh vùng khối u.



No tumor – Glioma – Meningioma – Pituitary

Khi giảng: ảnh minh họa chỉ giúp nhận biết đầu vào; dự đoán của mô hình không thay thế đánh giá lâm sàng.

Câu hỏi 2. Vì sao tự thiết kế Tiny CNN?

– Nhóm chuyển từ khối Transfer Learning mặc định sang **Keras Expert Mode** trên Edge Impulse.

– Mục tiêu là làm chủ kiến trúc, số kênh và trọng số Conv2D để có thể triển khai một phần mạng trên FPGA.

– Các phiên bản V1–V5 được điều chỉnh sau khi đánh giá Validation; V5 là phiên bản được chọn để triển khai.

Lưu ý: báo cáo không có phép so sánh hệ thống giữa Tiny CNN V5 và mọi cấu hình MobileNetV2; không nên khẳng định V5 tốt hơn MobileNetV2 nói chung.

Câu hỏi 3. Vì sao chuyển lên ảnh 96 × 96?

Giai đoạn	Dữ liệu đầu vào	Kết quả Validation INT8
V1–V3	64 × 64 × 1	51,1% → 90,9%
V4	96 × 96 × 1	95,7%
V5	96 × 96 × 1	95,9%

Đổi độ phân giải đi kèm nhiều thay đổi kiến trúc và huấn luyện. Không thể từ kết quả này kết luận chỉ riêng việc tăng kích thước ảnh đã tạo ra toàn bộ cải thiện.

Câu hỏi 4. Vì sao phải xóa ảnh trùng?

– Ảnh xuất hiện ở cả Train và Test có thể làm kết quả kiểm thử thiếu khách quan.

– Phép kiểm tra SHA-256 phát hiện **46 nhóm trùng, 50 ảnh dư thừa**; trong đó **7 nhóm** giao nhau giữa Train/Test.

– Sau khi xem trước và xóa có kiểm soát, tập dữ liệu còn **5.950 ảnh** và không còn ảnh trùng byte.

Không nhầm “không còn ảnh trùng SHA-256” với “không còn ảnh gần trùng” hay “đã tách độc lập theo bệnh nhân”.

Câu hỏi 5. Train, Validation, Test khác nhau?

Tập dữ liệu	Số ảnh	Dùng để làm gì?
Train	3.964	Cập nhật trọng số CNN
Validation	991	Chọn mô hình, dừng sớm
Test	995	Đánh giá mô hình đã chốt

Dữ liệu Test không được dùng để chọn số filters, Learning Rate hay số Epoch. Đó là điều kiện để kết quả kiểm thử có ý nghĩa.

Câu hỏi 6. Tiny CNN V5 gồm những gì?

Kiến trúc được chốt trong Lab 03:

Thành phần	Cấu hình
Input	96 × 96 × 1, ảnh mức xám
Conv1 / ReLU / Pool1	8 filters, 3 × 3, valid; Pool 2 × 2
Conv2 / Conv3 / Conv4	24 / 48 / 64 filters
Classifier	Flatten → Dense 64 → Dropout 0,35 → Softmax 4

Phần FPGA chỉ nhận ba phép xử lý đầu tiên; những lớp còn lại được lưu thành một mô hình TFLite tail chạy trên ARM.

Câu hỏi 7. Vì sao lượng tử hóa INT8?

– **Float32** biểu diễn giá trị bằng số thực 32 bit; **INT8** lưu mỗi phần tử trên 8 bit.

– Biểu diễn INT8 phù hợp hơn với luồng dữ liệu 8 bit và các phép toán số nguyên của IP HLS.

– Một giá trị số thực được xấp xỉ bởi số nguyên theo **scale** và **zero-point**.

$$q = \text{clip}\left(\text{round}\left(\frac{r}{s}\right) + z,\ -128,\ 127\right)$$

r: giá trị thực; q: giá trị INT8; s: scale; z: zero-point. Lượng tử hóa có thể tạo sai số làm tròn.


Câu hỏi 8. INT8 có làm giảm Accuracy?

Phép kiểm thử	Float32	Quantized INT8
Test trên Edge Impulse	92,96%	93,07%
Weighted F1-score	0,94	0,94

Trong phép thử được báo cáo, Accuracy của INT8 cao hơn 0,11 điểm phần trăm. Điều này **không chứng minh** lượng tử hóa luôn cải thiện độ chính xác.

Câu hỏi 9. Vì sao đầu ra Pool1 có 17.672 byte?

Conv1: 8 bộ lọc 3 × 3, stride 1, padding valid; MaxPool1: 2 × 2.



47 × 47 × 8 = 17.672 giá trị INT8 = 17.672 byte

Số phép nhân–cộng của Conv1: 94 × 94 × 8 × 3 × 3 = 636.192 MAC.

Câu hỏi 10. Tại sao chỉ tăng tốc Conv1?

– Conv1 là phép tích chập có cấu trúc lặp rõ ràng, thuận lợi để thiết kế mạch xử lý song song và truyền dữ liệu theo luồng.

– Nhóm hợp nhất **Conv1 + ReLU + MaxPool1** thành một IP HLS; ARM chạy phần mạng còn lại.

– Cách phân chia này giúp kiểm chứng từng khối, giảm phạm vi triển khai phần cứng trong đề tài.

Không nên nói rằng Conv1 chắc chắn là tầng tốn thời gian nhất hoặc cấu hình này là tối ưu toàn cục; báo cáo chưa có phân tích để khẳng định điều đó.

Câu hỏi 11. HLS khai thác song song thế nào?

– **Line buffer** giữ các hàng ảnh cần thiết để cập nhật cửa sổ 3 × 3, không phải lưu cả feature map trong BRAM.

– **PIPELINE II = 1** đặt mục tiêu tiếp nhận một lần lặp mới mỗi chu kỳ trong vòng lặp tương ứng.

– **UNROLL** triển khai song song các phép tính cho nhiều bộ lọc, đổi tốc độ lấy tài nguyên.

Kết quả HLS trong Lab 04: latency ước lượng khoảng 9.230 chu kỳ tại mục tiêu 100 MHz.

Đây là ước lượng thiết kế HLS, **không phải** độ trễ ARM + DMA + FPGA đo trực tiếp trên board.

Câu hỏi 12. AXI DMA thực hiện nhiệm vụ gì?



MM2S: DDR → luồng dữ liệu đầu vào IP

S2MM: luồng đầu ra IP → DDR

ARM cấu hình IP, khởi động DMA và chờ hoàn tất. DMA hỗ trợ truyền dữ liệu mà không cần ARM tự chép từng phần tử trong vòng lặp.

Câu hỏi 13. Kiểm tra đúng kết quả bằng cách nào?

Hai đường suy luận được chạy trên **cùng ảnh và cùng mô hình INT8**:

ARM thuần **Full TFLite**	FPGA + ARM **HLS IP + TFLite tail**

So sánh cả **tensor đầu ra INT8**, không chỉ nhãn có điểm số lớn nhất.

995 / 995 tensor trùng khớp

Khớp tensor cuối là bằng chứng về đầu ra phân loại của toàn hệ; không tự động chứng minh mỗi tensor trung gian hoặc mọi cấu hình đều giống nhau.

Câu hỏi 14. Code kiểm tra đầu ra ra sao?

Trong Notebook, đầu ra của ARM và ARM + FPGA được so sánh chính xác bằng NumPy.

```
if not np.array_equal(a, b):
    raise RuntimeError(f"Mismatch at run {i+1}")

exact_matches += 1
```

Khi giảng: **np.array_equal()** yêu cầu cùng hình dạng và cùng giá trị ở từng phần tử. Kiểm tra này chặt hơn so sánh riêng nhãn dự đoán.

Câu hỏi 15. Đo độ trễ có công bằng không?

– Dùng **time.perf_counter()** để đo phần suy luận, có cả chi phí DMA ở phương án Hybrid.

– Thực hiện warm-up; luân phiên thứ tự chạy ARM và Hybrid để hạn chế tác động thứ tự.

– Không tính thời gian đọc ảnh, resize, khởi tạo Interpreter hoặc nạp Overlay.

Vì thế kết quả là **độ trễ suy luận trong phạm vi đo**, không phải toàn bộ thời gian từ lúc người dùng chọn ảnh đến lúc nhận kết quả.

Câu hỏi 16. Lab 05 và Lab 06 đo khác nhau thế nào?

Phép thử	ARM thuần	ARM + FPGA	Speedup
Lab 05: 1 ảnh, 30 lượt	23,626 ms	18,055 ms	1,309×
Lab 06: 995 ảnh Test	23,644 ms	17,855 ms	1,324×

Khi báo cáo hiệu quả trên toàn tập kiểm thử, dùng số liệu Lab 06. Hai bộ số liệu có đơn vị và phạm vi khác nhau, không thay thế cho nhau.

Câu hỏi 17. Hệ số tăng tốc 1,324× nghĩa là gì?

$$S = \frac{T_{ARM}}{T_{Hybrid}} = \frac{23.644}{17.855} \approx 1.324$$

ARM thuần: **23,644 ms** | ARM + FPGA: **17,855 ms**

Giảm **5,789 ms**, tương đương khoảng **24,48%** thời gian trung vị.

Speedup mô tả thời gian thực thi, không có nghĩa Accuracy tăng 1,324 lần.

Câu hỏi 18. Vì sao không nhanh gấp nhiều lần?

– FPGA chỉ đảm nhiệm phần Conv1 + ReLU + Pool1, chưa thực hiện toàn bộ mạng CNN.

– Thời gian Hybrid còn gồm điều khiển, truyền dữ liệu DMA và suy luận các lớp tail trên ARM.

– Vì vậy tốc độ toàn hệ bị giới hạn bởi phần công việc vẫn còn chạy trên ARM.

Kết luận nên nói: tăng tốc 1,324× là kết quả thực nghiệm của cấu hình hiện tại, không phải giới hạn tối đa có thể đạt được khi tiếp tục tối ưu.

Câu hỏi 19. Accuracy có che giấu sai số không?

Trong 995 ảnh, mô hình phân loại đúng **922 ảnh**. Tuy nhiên Recall khác nhau theo lớp:

Lớp	Đúng / tổng	Recall
Glioma	244 / 253	96,44%
Meningioma	264 / 303	87,13%
No tumor	117 / 139	84,17%
Pituitary	297 / 300	99,00%

Accuracy chung 92,66% không có nghĩa tất cả bốn lớp đều đạt 92,66%.

Câu hỏi 20. Vì sao Edge Impulse và board khác nhau?

Nơi kiểm thử	Test Accuracy INT8
Edge Impulse	93,07%
PYNQ-Z2	92,66%
Độ chênh	0,41 điểm phần trăm

– Giao diện Edge Impulse có xử lý các trường hợp **UNCERTAIN**; Notebook dùng nhãn argmax.

– Pipeline tiền xử lý chưa được đối chiếu từng pixel giữa hai môi trường.

Câu hỏi 21. Giới hạn nào cần thừa nhận?

– Chưa kiểm chứng dữ liệu Train và Test tách hoàn toàn theo **bệnh nhân**.

– Chưa chứng minh tiền xử lý tại Edge Impulse và PYNQ-Z2 trùng khớp từng pixel.

– Chưa đo công suất, điện năng hay thời gian thực thi toàn bộ pipeline từ đọc ảnh đến trả kết quả.

– Mô hình nghiên cứu không thể được xem như công cụ chẩn đoán lâm sàng.

Lời thuyết minh mẫu: kết luận kỹ thuật

“Trong đề tài này, nhóm thiết kế Tiny CNN V5 INT8 để phân loại bốn nhóm ảnh MRI não. Phần Conv1, ReLU và MaxPool1 được triển khai trên FPGA, còn các lớp còn lại chạy trên ARM Cortex-A9.

Trên tập Test 995 ảnh, hệ thống đạt Accuracy 92,66% và Macro F1 0,9194. Hai phương án thực thi tạo ra 995 trên 995 tensor INT8 giống nhau; trong phạm vi phép đo, cách kết hợp ARM và FPGA nhanh hơn 1,324 lần so với ARM thuần.

Kết quả chứng minh tính khả thi của phương án tăng tốc một phần CNN trên SoC, đồng thời vẫn còn các giới hạn cần nghiên cứu tiếp.”

Câu hỏi ôn tập trước khi quay video

– Nếu nhãn dự đoán giống nhau, vì sao vẫn cần so cả tensor INT8?

– Tại sao không thể dùng Accuracy ở tập Validation làm Test Accuracy?

– Vì sao 1,324× Speedup không đồng nghĩa thời gian giảm 32,4%?

– Khi được hỏi “FPGA đã tăng tốc toàn bộ CNN chưa?”, bạn sẽ trả lời thế nào?

– Giới hạn quan trọng nhất khi diễn giải kết quả MRI là gì?

KẾT THÚC SLIDE 09

Hiểu quyết định thiết kế • Chứng minh bằng dữ liệu • Trả lời đúng phạm vi

Phần tiếp nối: luyện thuyết minh và giải đáp phản biện dựa trên các Lab 01–06.